강의 계획서

○ 과목명 : 집적 회로 설계

○ 담당 교수 : 선혜승,  카이스트 반도체 설계 교육센터 연구원

smkcow @ hanmail.net  010-5895-7856

○ 상담 시간 및 장소 :  금요일 16-18시, 4동 505호

○ 홈페이지 : http://artoa.hanbat.ac.kr   Lecture Data -> Digital System Design

○ 강의 개요

집적 회로 설계는 특정 하드웨어 구현을 하는데 필요한 능력을 배양하는 것을 목표로 한다. 본 강의에서는 하드웨어 또는 시스템의 구조 이해, Behavioral 모듈 구현, RTL 레벨 HDL 코딩, 검증 및 온 칩 환경 구현까지 이르는 범위를 다룬다. 이를 이해하기 위해 수강생은 하드웨어적 구조 이해, Verilog HDL 문법 이해 및 코딩, 시뮬레이션, 보드 레벨 에뮬레이션 단계까지의 이론과 실습을 병행하게 될 것이다. 타겟 하드웨어는 디지털 논리 회로가 될 것인데, 기본적인 모듈부터 복잡하고 큰 시스템까지 다뤄보면서 하드웨어에 대한 이해도를 높여가게 될 것이다. 전체적인 강의는 이론과 실습을 병행하여 실무적인 능력을 배양하게 될 것이다. 실습을 하는 동안 시뮬레이션 툴인 Modelsim, 하드웨어 구현 및 보드 레벨 검증 툴인 Xilinx ISE을 사용하게 될 것이고, Xilinx FPGA 가 탑재된 실습용 Kit를 사용하게 될 것이다.

○ 강의 교재

- 자체 슬라이드

- Verilog HDL을 이용한 디지털 시스템 설계 및 실습/신경욱/사이텍미디어,2008

- 디지털 시스템 / Mano

○ 주차별 강의 내용

주	강의 제목	비 고
1	교과목 소개 및 디지털 하드웨어 및 구현 과정의 이해
2	Verilog HDL 문법 : 자료형과 연산자
3	Verilog HDL 문법 : 할당문	Mentor Modelsim 의 이해
4	Verilog HDL 문법 : 행위수준 모델링
5	Verilog HDL 문법 : 구조적 모델링
6	Verilog HDL 문법 : 조합회로 모델링
7	Verilog HDL 문법 : 순차회로 모델링
8	중간고사	프로젝트 안내
9	온 칩 환경 구현을 위한 장비 설명	Altera Quartus 의 이해
10	Combinational Logic Implementation on board
11	Sequential Logic Implementation on board
12	프로젝트 I
13	프로젝트 II
14	프로젝트 발표
15	기말고사

○ 강의 평가 방식

항 목	비 고
정기 평가	50%
과제 평가	10%
보고서 (실습)	10%
실험 (프로젝트)	20%
출석평가	10%